# ソフトウェア風テストベンチの文法

安岡貴志







III

デバイスの記事

HDL で回路を記述できるようになったばかりで、これからテ ストベンチを書こうとしてる方を対象とした連載の第3回であ る. 始めに絶対時間で遅延を記述する方法を解説し、サンプ ル回路の検証事例をもとに, 遅延の効率的な記述法を説明す る. (筆者)

前回(本誌2007年8月号, pp.116-124)まではテスト入力 (検証対象回路の入力ポートに与える信号)を作るのに相対 遅延を使っていました、今回は絶対遅延による表現を解説 します.また,第1回(本誌2007年5月号,pp.70-79の特 集1 第4章<sup>編集部注</sup>)で、テストベンチではHDLのすべての





(b) 遅延をシミュレーション開始時からの絶対遅延で表現

### 図1 遅延の表現

前の信号の変化からの相対関係で表現する相対遅延と、常に開始時点からの 時間で表現する絶対遅延がある.


文法を、それこそC言語によるソフトウェア・プログラム のように使えると言いました、今回はその中から for 文に よるループ表現を説明します.

### 1. 相対遅延と絶対遅延

相対遅延とは、前の信号の変化から何ns で代入を実行す るというように,遅延を相対関係で表現する手法です「図 1(a)]. 前回までのテストベンチはすべてこの手法で書い てきました.これに対して絶対遅延とは,シミュレーショ ン開始時点(シミュレーション時間0)から何nsで代入する というような,絶対時間で表現する手法です[図1(b)].

ここでは,第1回で示した図2の仕様をもつ検証対象の 回路に対して, 図3(a)のテストベンチから, 図3(b)の信 号SA と信号SBのようなテスト入力を与える記述法を,相 対遅延,絶対遅延を使って解説します.

編集部注:本連載の第1回は,本誌2007年5月号,pp.70-79の特集1第4章 「テストベンチの書き方を身に付ける」として掲載した.



## 図2 検査対象の回路

回路の名前は, and-comb である.1ビットの入力ポートA, Bと1ビッ トの出力ポートYを持つ.記憶素子(フリップフロップなど)を含まな い組み合わせ回路である.

KeyWord


テストベンチ,テスト入力,絶対時間,相対時間,fork,wait,after,assert 文,エンコーダ,for 文

### Verilog HDL

リスト1(a)は,第1回で示したテスト入力の記述例で す.ここで記述された信号SA,SBの変化のタイミングは 図3(b)と同じです<sup>注1</sup>.

リスト1(b)は,リスト1(a)の記述を1行当たり一つの 式だけの記述に直したものです.式の実行タイミングは, 式の間の相対遅延で記述されています. 24のように, begin ~ end の間に記述された式は上から順番に実行され, その間の遅延は累積されます(式2は必ず式1の後に実行さ れ,式3は必ず式2の後に実行される).

図5はfork ~ joinという文法の書式を表しています. fork ~ join は, begin ~ end と違い, 式の間で遅延は累



(a) ブロック図





図3 AND 回路の検証

(a)のようなテストベンチから,(b)のテスト入力を与える.


## Verilog HDL による相対遅延の書式 begin~endの間の式は,上から順に実行さ れ,遅延が累積する.



### 図5

### Verilog HDL による絶対遅延の書式

fork ~ join の間の式は,シミュレーション開 始時点からの独自の遅延値に従って並行し て実行され,式の間で遅延は累積しない.



積しません、それぞれの式がシミュレーション開始時から 独自の遅延値に従って並行に実行されます、つまり、各式 の遅延値は絶対遅延となります.

リスト2は, リスト1とまったく同じ変化タイミングで信 号SA とSBのテスト入力を記述したものです. 各代入式の #に続く遅延値は絶対遅延となり,式の間で累積しません。


### **■** VHDL

リスト3(a)は,第1回で示したテスト入力の記述例で す.ここで記述された信号SA,SBの変化のタイミングは, 図3と同じです.


リスト3(b)は,リスト3(a)の記述を1行当たり一つの式 だけの記述に直したものです.式の実行タイミングは,wait 文ごとに累積する相対遅延で記述されています. 図6のよう に,wait文を使った記述では,式2は式1実行後,間の wait 文で指定した遅延経過後に実行され,式3は式2実行

注1 本稿の Verilog HDL のすべての解説では,シミュレータのシミュレー ション時間の単位が, ns に設定されているものとして解説しています.

### リスト1 Verilog HDL によるAND 回路のテストベンチ




(a) 記述例1



(b) 記述例2

#### リスト2 Verilog HDL による絶対遅延を使ったテストペンチ



後,間のwait文で指定した遅延経過後に実行されます。

**図7**はafter を使った遅延の記述です、信号への代入は、 after を使って指定した値だけ遅らせられます. 一つの信 号に対する時間をずらした値の代入は、"、"で区切って一 つの代入式の中に書き並べられます、図7の値0と値3の 後ろにはafterが付いていないので,シミュレーション時 間0で信号1,信号2に代入されます.値1,値2,値4も それぞれシミュレーション時間0から遅延値1,遅延値2, 遅延値3の経過後に代入されます、信号1のすべての代入 が終わってから,信号2の代入が行われるわけではありま せん.

リスト4は,リスト3とまったく同じ変化タイミングで 信号SAとSBのテスト入力を記述したものです.afterを 使った代入では,遅延は絶対遅延となり,代入する値や式 間で累積しません.ただし, assert 文の実行は after を 使って遅らせられないので, wait 文による相対遅延を使っ ています.

### Verilog HDL VHDL


2117

絶対遅延を用いてテスト入力を書くと,一つの信号への 代入をまとめて書いたり、ほかの式の遅延を考慮したりす る必要がなくなるなど,いくつかの点でメリットがありま す.テストベンチではどちらで記述しても構いません.好 きな方を使えます.

### リスト3 VHDL によるテストベンチ

```
process begin
                   SA <= '0'; SB <= '0';
  wait for 100 ns; SA <= '1'; SB <= '0';
  wait for 100 ns; SA <= '0'; SB <= '1';
  wait for 100 ns; SA <= '1'; SB <= '1';
  wait for 100 ns; assert false;
end process;
```

(a) 記述例1



(b) 記述例2

## 2. ソフトウェア風にテスト入力を 記述する

検証対象となる回路記述では,最終的にASIC(Appli cation Specific Integrated Circut ) The FPGA( Field Program mable Gate Array )になるため, フリップフロップや実物の 回路を意識して記述しなければなりません.このため, HDL の文法の中でも一部の文法しか使えませんでした.しかし, テストベンチに関しては,シミュレータの中でだけ機能すれ ばよいので、HDLのすべての文法が使えます.

連載第1回と第2回で紹介したテストベンチでは,テス ト入力は単にシミュレーション開始時点からの信号の変化 をすべて書き並べる手法をとっていました.確かにこれで も検証は行えますが,テスト入力の値の変化が単調であっ たり,一定のパターン(法則)があるのであれば,ループ文 を使うことにより、より簡単に記述できます.

ここでは、図8のような回路を検証します、この回路は 入力ポート DIN に入ってくる8 ビットの信号の中で,何 ビット目の信号が1になっているかを,4ビットで出力ポー

#### **愛**6

### VHDL による相対遅延の書式

wait 文の後の式は, wait 文の前の式の実行 後から wait 文で指定した時間の経過後に実 行される.遅延は累積する.




#### 叉 7

### VHDL による絶対遅延 の書式

after を使った代入では, 遅延は累積しない.

```
process begin
 信号1 <= 値0,
          值1
              after
                    诨延值1.
          值2
                    遅延値2:
             after
 信号2
          值3
          值4
                    遅延値3;
end process;
```

#### リスト4 VHDL による絶対遅延を使ったテストベンチ




ト DOUT から出力する組み合わせ回路です、入力ポート DINに接続された信号のうち、複数のビットが1になって いた場合には,何を出してもよいという仕様です.

この回路を検証するために,図9(a)のDINのような信 号を回路に与えて,シミュレーションします.回路が正し ければ,DOUTのような出力があるはずです.

なお,エンコーダとは一般に,入力データを変換して出 力する回路で,入力データのビット幅が出力データのビッ ト幅よりも多いものをいいます.

テストベンチの構成を**図9(b)**に示します.検証対象の



(a) ブロック図

(b) 真理值表

#### 図8 エンコーダ回路のブロック図

入力ポート DIN に入ってくる 8 ビットの信号の中で,何ビット目の信号が1 になっているかを,4ビットの出力ポートDOUTから出力する組み合わせ回 路である.


回路のポート名に対して、テストベンチ内の信号には先頭 にSを付けて,見分けられるようにしてあります.


### Verilog HDL

図9のような信号を与えるとき,連載第1回で解説した方 法で記述するとリスト5のようになります.initial文の 中を見ると,非常に似た代入を繰り返しています.

#### リスト5 Verilog HDL によるエンコーダ回路のテストベンチ

```
module encode th:
reg [7:0] SDIN;
wire [2:0] SDOUT;
parameter STEP = 100;
encode encode(.DIN(SDIN),.DOUT(SDOUT));
initial begin
  // DIN の各ビットに順次1を印加
        SDIN = 8'b00000001;
  #STEP SDIN = 8'b00000010:
  #STEP SDIN = 8'b00000100:
  #STEP SDIN = 8'b00001000:
  #STEP SDIN = 8'b00010000:
  #STEP SDIN = 8'b00100000
  #STEP SDIN = 8'b01000000:
  #STEP SDIN = 8'b10000000;
  #STEP $finish:
end
endmodule
```





(b) テストベンチの構成

### 义9 エンコーダ回路の検証

DIN のような信号を回路に与えて,シミュレーショ ンする、回路が正しければ、DOUTのような出力 がある. DIN の値は16 進表記.

このような処理は, for 文を使うと簡単に書けます. for 文の書式と動作を図10に示します.図10(a)のステートメ ントとは, Verilog HDLの一つの文("; "から"; "まで)の ことです. 複数の文を一つのステートメントにまとめると きは, begin ~ end で囲います.

211

リスト6は, for 文を使ってリスト5とまったく同じタ イミングのテスト入力を書いたものです.for文による処 理の様子を図11に示します.

リスト6では, integer 宣言がされています. integer 宣言は, reg と同じレジスタ型の変数で, 符号付き32ビッ

トの整数の値をとり, initial 文や always 文の中で値 を代入することができます.integer宣言は,回路記述 ではまず使いませんが,テストベンチの中では頻繁に使い ます.

### **■** VHDL

図9のような信号を与えるとき,連載第1回で解説した 方法で書くと, リスト7のようになります. process 文の 中を見ると,非常に似た処理を繰り返しています.このよ うな処理はfor文を使うと簡単に書けます.





図10 Verilog HDL によるfor 文の書式と動作 Verilog HDLのループ文である.



req [7:0] SDIN; wire [2:0] SDOUT; parameter STEP = 100; integer I; → integer宣言 encode encode (.DIN(SDIN),.DOUT(SDOUT)); initial begin // DIN **の**各ビットに順次1を印加 (代入文1)(条件式)(代入文2 for ( I=0; I<8; I=I+1 ) begin SDIN = 8'h00;SDIN[I] = 1'b1; for文の #STEP; ← ステート メント \$finish; (ループごとに遅延

リスト6 Verilog HDL によるfor 文を使ったテストペンチ



(c) 実行順序

### リスト7 VHDL によるエンコーダ回路向けテストベンチ

```
library IEEE;
use IEEE.std_logic_1164.all;
entity encode_tb is
end encode tb;
architecture SIM of encode tb is
constant STEP: time := 100 ns:
component encode
   port (DIN : in std logic vector(7 downto 0);
         DOUT : out std logic vector(2 downto 0));
  signal SDIN : std_logic_vector(7 downto 0);
  signal SDOUT : std_logic_vector(2 downto 0);
uencode : encode port map (
 DIN
          => SDIN.
  חוווסת
          => SDOUT):
process begin
  -- DIN の各ビットに順次1を印加
  SDIN <= "00000001"; wait for STEP;</pre>
  SDIN <= "00000010"; wait for STEP;</pre>
  SDIN <= "00000100"; wait for STEP;
  SDIN <= "00001000"; wait for STEP;</pre>
  SDIN <= "00010000"; wait for STEP;</pre>
  SDIN <= "00100000"; wait for STEP;</pre>
  SDIN <= "01000000"; wait for STEP;</pre>
  SDIN <= "10000000"; wait for STEP;
  assert false;
end process;
end SIM;
configuration cfg_encode_tb of encode_tb is
  for SIM
  end for:
end cfg_encode_tb;
```

整数型の変数による for 文の書式と動作を図12に示しま す.for文の変数はfor文の外で宣言する必要はありませ ん、また、for文自体の加算を除いて、代入の記述を書く ことはできません.

リスト8は, for 文を使ってリスト7とまったく同じタ イミングのテスト入力を書いたものです.for文による処 理の様子を図13に示します.

### Verilog HDL VHDL

for 文を使う場合と使わない場合を比べると, for 文を 使う方がだいぶすっきりしているのではないでしょうか. 記述する量が減ることには、作業量が減ること以上に人の 手によるミスを減らす効果があります.テスト入力として 同じように変化する信号を記述する場合でも、なるべく記 述量の少ない,効率の良い記述を心がけましょう.




図12 VHDL によるfor 文の書式と動作 VHDLのループ文である.


### リスト8 VHDL によるfor 文を使ったテストベンチ


```
constant STEP: time := 100 ns:
 signal SDIN : std logic vector(7 downto 0);
 signal SDOUT : std_logic_vector(2 downto 0);
begin
                            ・未宣言で使用できる
uencode : encode port map (
                            代入できない
                            ・レンジで記述されたデータ
 DTN
         => SDIN.
         => SDOUT):
                              ・タイプになる
 DOUT
                            (この場合はinteger)
process begin
  -- DINの各ビットに順次1を印加
 for I in 0 to 7 loop
   SDIN
         <= (others=>'0');
   SDIN(I) <= '1';
   wait for STEP;
                           (ループごとに遅延)
 end loop;
end process;
```

## 3. オーバフロー対策付き加算回路の検証

ここでは,図14のような回路を検証します.この回路 は4ビットの入力ポートIN1,IN2から入力されたデータ を加算して、その結果を出力ポート CSUM から出力する組 み合わせ回路です.ただし,加算結果が16以上になった場 合には,15を出力します.

この回路に対して, すべての値の組み合わせを与えて検 証したい場合、入力値を書き並べる手法を取るととても大 変です.しかし,for文を2重に使うことで,非常に簡単





(c)動作順序

に書けるようになります(ただし,波形を目視で確認するの は大変 ). テストベンチの構成を図14( c )に示します. テス トベンチの階層にある信号名は,検証対象の回路のポート 名と見分けがつきやすいように,最後にTを付けています.

### Verilog HDL

2117

リスト9 に, for 文を2重に使った記述例を示します.こ のテストベンチは図15のフローチャートのように動作しま す.

テスト入力の記述の一番外側に initial 文があります. initial 文の中には, for 文が一つと \$finish の文が一つ あるので,この二つのステートメントをbegin ~ end で 囲ってあります.

initial 文の直下の for 文(Iでループさせる for 文)の 中には, for 文が一つしかありません. ステートメントが 一つなので, begin ~ end で囲う必要はありません(囲っ てもかまわない).

一番内側の for 文( Jでループさせる for 文 )の中には, IN1T, IN2Tの代入文と#の文があります.ステートメン トが三つなので, begin ~ end で囲う必要があります.

### **■** VHDL


リスト10 に , for 文を2重に使った記述例を示します . このテストベンチは図16のフローチャートのように動作し





IN1 + IN2は真理値表の表記を簡略化したもの IN1=7, IN2=7のとき, IN1 + IN2は14なので 15以下, CSUMの値はIN1 + IN2, つまり14 IN1 = 9 , IN2 = 11のとき , IN1 + IN2は20なので 16以上, CSUMの値は15

#### (b) 真理值表



(c) テストベンチの構成


#### 図14 オーバフロー対策付き加算回路

4ビットの入力ポートIN1,IN2から入力されたデータを加算して,その結果を 出力ポートCSUMから出力する組み合わせ回路である.

### ます.

ここでは新たに conv std logic vector という関数が 使われています.conv std logic vectorは,整数など

### リスト9 Verilog HDL によるオーバフロー対策付き加算回路のテス トベンチ






図15 Verilog HDL による二重のfor 文の動作 リスト9の動作をフローチャートで示す.

を std logic vector型に変換する関数です. VHDLで は異なる型の変数(信号)同士で代入を行うことができない ので,この関数を使い,整数型の変数I,Jを4ビットの

### リスト10 VHDL によるオーパフロー対策付き加算回路のテストベンチ

```
library IEEE:
use IEEE.std logic 1164.all;
use IEEE.std logic arith.all;
entity sum clip tb is
                           conv_std_logic_vector( ,
end sum_clip_tb;
                          を使うために必要
architecture SIM of sum clip tb is
constant STEP: time := 100 ns;
component sum clip
   port (IN1,IN2 : in std_logic_vector(3 downto 0);
         CSTIM
                : out std_logic_vector(3 downto 0));
end component;
  signal IN1T,IN2T : std_logic_vector(3 downto 0);
  signal CSUMT
                  : std logic vector(3 downto 0);
begin
usum_clip : sum_clip port map (
          => IN1T,
          => IN2T.
          => CSUMT);
process begin
  for I in 0 to 15 loop
    for J in 0 to 15 loop
      IN1T <= (conv_std_logic_vector(I, 4);</pre>
      IN2T <= (conv_std_logic_vector(J, 4);</pre>
      wait for STEP:
    end loop;
  end loop;
  assert false:
end process;
end SIM;
configuration cfg_sum_clip_tb of sum_clip_tb is
  end for;
end cfg_sum_clip_tb;
```

std\_logic\_vector型の信号に変換しています.

図17にconv std logic vectorの書式を示します. 変数名の部分に書かれた変数の値をビット幅の部分に書か れたビット幅で, std logic vector型に変換して, 信号 名の部分に書かれた信号に代入します、なお、 conv\_std\_logic\_vectorを使うためには,パッケージ std\_logic\_arith が必要です.

## Verilog HDL VHDL

図18にリスト9とリスト10のタイミング・チャートを 示します(CSUM は期待値).

## 4. まとめ

テストベンチでは HDL のすべての文法を使うことがで きます.

今回解説した遅延の記述とfor文のように,まったく同




図 18 オーパフロー対策付き加算回路のテストベ ンチのタイミング・チャート リスト9とリスト10の動作を示す.

IN1, IN2, CSUMの値は16進表記




図 16 VHDL による二重の for 文の動作 リスト10の動作をフローチャートで示す.

じ機能を果たす記述が複数通りある場合には,使いやすく, 記述量が少なくて、間違いの起こりにくい記述を選ぶよう 心がけてください.

ところで,図18のタイミング・チャートのように,テ スト・パターンが長くなると、波形を目視で確認するのに は非常に時間がかかるようになります.波形の目視は,バ グや配線ミスを大量に含む検証の初期段階では,直感的に バグを発見しやすいので有効な方法です.しかし,すでに

<信号名> <= conv\_std\_logic\_vector( <変数名> , <ビット幅> )

#### 図17 conv std logic vectorの書式

変数名の部分に書かれた変数の値をビット幅の部分に書かれたビット幅で、 std\_logic\_vector型に変換して,信号名の部分に書かれた信号に代入する.パッケー ジstd\_logic\_arithが必要.

> いくつかのバグが修正された検証の中盤以降では,新たな バグを修正したつもりが, その修正前に正常に機能してい た回路に,別のバグを追加してしまうことがあります.こ のような状況では,波形の目視だけではバグを見逃しやす くなってしまうので、波形目視以外の方法を考えなくては いけません.

> HDLによる回路の検証手段としては,波形目視以外に, 標準出力による確認やファイル出力による確認,テストベン チの中での比較による確認といった方法があります.次回 は,新しい確認手段として,標準出力の文法を解説します.

やすおか・たかし (株)エッチ・ディー・ラボ

#### <筆者プロフィール> -

安岡 貴志. 東京理科大学 理工学部 数学科卒業. 前職のデザイ ンセンターでは,3年間 Verilog HDL による ASIC 開発に携わ る.2002年にエッチ・ディー・ラボに入社し, Verilog HDL, VHDL, SystemCによる開発に従事するほか,同社のトレーニ ング講師を務める.